M31完成4纳米 MIPI M-LINE官方网站

详情
相关
评论(0)

新竹2026年2月23日 /美通社/ -- 全球领先的硅知识产权（IP）供应商 M31 Technology（M31）今日宣布，其 MIPI M-PHY v5.0 IP 已在 4 纳米先进工艺上成功完成硅验证，成纳并正积极推进 3 纳米工艺节点的成纳研发工作。该项里程碑表明，成纳M31 已具备全面支持 UFS 4.1（Universal Flash Storage）的成纳核心技术能力，可通过完整的成纳高速存储接口解决方案，助力客户把握高端智能手机、成纳车载智能座舱（Smart Cockpit）以及 AI 边缘计算设备等应用市场的成纳发展机遇。

随着 AI 计算与自动驾驶技术的成纳快速演进，终端设备对数据传输能力的成纳需求呈现指数级增长。M31 推出的成纳 MIPI M-PHY v5.0 IP 严格遵循 MIPI 联盟规范，在 HS-G5（High-Speed Gear 5）模式下，成纳单通道传输速率最高可达 23.32 Gbps，成纳性能较上一代 HS-G4 实现翻倍提升。成纳该 IP 集成自适应均衡（Adaptive EQ）技术，成纳并支持多电平信号传输，可在超高速运行条件下保持优异的信号完整性（Signal Integrity）和极低的误码率（BER）。

在功耗方面，MIPI M-PHY v5.0 IP 采用优化的休眠（Hibernate）设计，可有效降低系统功耗并延长终端设备续航时间，在高性能与低功耗之间实现理想平衡。

为进一步缩短客户 SoC 的开发周期，M31 构建了完整的 UFS 解决方案生态。除物理层（PHY）IP 外，还整合了符合 JEDEC 标准的 UFSHCI v4.1 控制器 IP 以及 UniPro 控制层 IP，形成一站式解决方案，显著降低系统集成复杂度。同时，该平台引入 ISO 26262 功能安全设计流程与认证，充分满足车载及高可靠性应用对安全性和稳定性的严格要求。

M31 研发副总经理洪志谦表示：“在 AI 计算加速落地与汽车智能化不断深化的背景下，M31 凭借在高速接口 IP 领域长期积累的研发实力，不仅成功完成了 MIPI M-PHY v5.0 在 4 纳米制程上的硅验证，更通过完整的 UFS 4.1 控制器整合方案，持续深化在先进制程和车载功能安全规范方面的布局，致力于成为客户构建新一代高速存储平台过程中，最值得信赖的技术合作伙伴。”